Extreme DAC 6.0（第二部分）

在電路上數位比類比好處理, 數位電路簡單來說純粹是時序問題其資料的傳遞也是時基的相互安排應用, 使用的元件不如類比繁雜又挑剔. 像DAC這種數位電路只是將每個Chip相互關係如何組合起來. 只要時序正確它一定會動作且不會錯誤. 以下為如何來兜起此台DAC作一簡介.

由PCM63的Data Sheet了解它本身為單聲道20Bit電流輸出, 須轉換為電壓才能驅動後續的類比放大電路, 可以簡易的OP架構I/V來處理, 是否須再經low pass filter (LPF) 8fs=384kHz的類比濾波,理論上經過專用的數位濾波SM5842應可省略故暫不考慮等試機後再來決定. 其輸出部份為5,6,9,10四支接腳. 9,10為reference 可以不管,所以只剩5,6腳同時接I/V線路的輸. 其左右輸入部份CLK(18), LE(20), DATA(21)分別接SM5842的CKO(26),WCKO(25),DOL(23),DOR(24).至於bit-2的調整就依原廠設計規劃.為取得更準確的字元時基SM5842的WCKO先經74AC74(DF-F) 與主時基re-clock後再輸入PCM63的LE.

SM5842因為後接為20Bit的D/A,雖然其有24Bit的功能, 還是以20Bit來規劃.首先其master clock (XTI) 因規劃取樣頻率為fs=48kHz , 其256fs=12.288MHz,為求精確採用壓控石英震盪器(OSC)捨簡易的石英晶片.經74HC393計數器除頻分別除4,取得64fs, 為Bit-clock(2) 及AD1890的BCLK(26). 再經兩次16除頻得取樣頻率fs=48K輸入LRCI(28)及AD1890的LR_O(24). DIL(5), DIR(10) 接到AD1890的DATA_O. 其餘之腳為控制上述的取用機能分別為接LOW或HIGH. 例如20Bit資料輸出則OW1N(11)須接地為LOW,OW2N(12)須接電源為HIGH.想詳細可參考SM5842的Data Sheet.

AD1890 的加入實在是大才小用, 以DC的標準16Bit, 44.1kHz 更本不須使用因為其對增益及損失並無實質影響, 由CS8412就可直接匯入SM5842及後續電路即可完成一部高品質之DAC. 使用它純粹是考量jitter會匯入D/A的轉換中.在資料的輸出使用與SM5842同一個精準的時序來減少jitter的產生.又其不斷可變的取樣頻率的比率將保持再生資料的完整. 對數位接收晶片CS8412輸出數位重新編碼擴充為20Bit輸出, 保持CD資料更完整. 反正是DIY又非商品, 既然有好處多多就使用它. 也使用另一顆16MHZ的OSC.來取得精準的動作.

CS8412 大家應很了解它, 其功能就是將數位信號轉化為 MCLK, FSYNC,SCK, SDATA. 因本DAC主時序在SM5842的XTI(12.288MHZ)上, 故只取用FSYNC(11), SCK(12),SDATA(26).分別匯入AD1890的LR_I(6), BCK_I(4), DATA_I(3).

至於Optical, Coaxial 的切換本來用6p 的搖頭開關就可解決, 但考慮接點的切換失真及干擾故使用簡單的邏輯電路4AND GATE及正反器加上電阻電容來完成.

電源供給, 數位部份每個主Chip分別以可調式三端子穩壓IC(lm317)經固定電阻比例關係得V=1.25((100Ω+300Ω)/100Ω)=5V 亦可將300Ω改用可變電阻500Ω調得精確的5V但其對數位IC並無意義, 且經電阻造成的誤差尚在chip的電壓容許範圍內. 可變電阻就省了. D/A及左右聲道的 I/V 因會影響音質故採用高級的穩壓線路分別供電. 該線路使用LM329及LM336-2.5V為參考電壓, 輸出電壓回授到反相端經誤差比較來作修正以取得穩定的電壓, 不因負載的變動造成電壓的飄移.本線路採用大量的電容以降低漣波及雜音,裝機後證實其噪音比相當良好耳朵貼近喇叭聽不到雜訊.

十倍放大部份則由I/V經類比濾波及緩衝級構成另外騎在DAC的線路板上, 因非必需故採用此方式比較靈活.